یک وبلاگ جمعی از کارشناسان در اندازه گیری و طراحی ، در مورد آخرین ابزارهای مدل سازی سطح مدار از طریق تأیید سیستم برای مایکروویو عمومی ، ارتباطات 4G و 5G و برنامه های هوافضا/دفاعی بحث می کند. در مورد این برنامه ها و نرم افزار شبیه سازی EDA ، تجهیزات و تجهیزات تست و اندازه گیری در پشت RF پیشرفته ، مایکروویو و طراحی با سرعت بالا بیاموزید.

حل طرح RFIC برای بازده و معضل تأیید

ژوئیه 2010

Paul Colestock بیش از 20 سال تجربه در زمینه توسعه محصول و فناوری نیمه هادی با سرعت بالا و با سرعت بالا ، EDA و بازاریابی دارد. وی در حال حاضر برنامه ریزی محصول Rfic EDA و بازاریابی برای Agilent EESOF بر کمک به موقعیت شرکت به عنوان تأمین کننده برجسته EDA برای طراحی و تجزیه و تحلیل زیر سیستم RF بی سیم متمرکز است. وی مقامات رهبری را در Cadence Design Systems ، Semiconductor Jazz ، Hesson Labs (بنیانگذار) و Silvaco Inteational برگزار کرده است.

برای اظهار نظر یا سؤال از Paul Colestock ، از پیوند نظر در انتهای ورودی استفاده کنید.

خلاصه

در این مقاله نقش و تکامل تأیید عملکرد مبتنی بر شبیه سازی و عملکرد RFIC های بسیار یکپارچه امروز برای ارتباطات بی سیم دیجیتال ارائه شده است. در طول راه ، ما از دیدگاه های ریخته گری ، EDA و طراح به این مشکل خواهیم پرداخت تا امیدوارم تصویری جامع از جایی که امروز هستیم و چه گزینه هایی برای بهبود تأیید و طراحی RFIC برای عملکرد وجود دارد ، ارائه دهیم.

معرفی

اولین تجربه من با طراحی RF واقعی به عنوان یک کارآموز مهندسی برق در تگزاس ابزار (TI) در یک تابستان در اوایل دهه 1980 بود. من مایل بودم HP-41CV خود را قرار دهم ، برنامه ای را بر اساس "طراحی مدار مایکروویو با استفاده از ماشین حساب های قابل برنامه ریزی" آلن و Medley اجرا کنم تا روی یک طراحی مدار واقعی مایکروویو کار کنم. در عوض ، من با یک برنامه جدید طراحی رایانه به نام TouchTone [23] آشنا شدم که روی یک کامپیوتر TI اجرا شد. خبر خوبی بود. خبر بد این بود که برای اطمینان از اینکه مدار به صورت شبیه سازی شده کار می کند ، ابتدا باید بفهمم که آخرین نسخه از مدل MESFET را از کجا دریافت کنم. خوشبختانه ، Gaas Fab با تیم طراحی مدار همکاری داشت ، بنابراین به نظر می رسید مکان خوبی برای شروع باشد. اما به جای یک فایل مدل ، ویفر "طلایی" روز را به من تحویل داده و به آزمایشگاه تست نشان داده شده است که می توانم تمام داده هایی را که می خواستم برای ساخت مدل ادویه خودم تهیه کنم. چگونه ما عملکرد محصولات نهایی خود را کنترل کردیم؟هر بخشی که تحویل دادیم ، با دست پیچید و تنظیم شد.

فقط این سناریو را برای طرح های مدرن CMOS Rfic تصور کنید. من فکر می کنم ما مهندس طراحی RF نازک بلند را در اطراف گره 0. 25um CMOS از دست دادیم. نکته این داستان این است که اگر اوضاع یکسان باقی مانده بود ، ما هرگز نمی توانستیم چنین رشد انفجاری را در بازار IC بی سیم درک کنیم. خوشبختانه ، با گذشت سالها ، روند طراحی RF تکامل یافته است. پیشرفت در EDA ، تولید نیمه هادی ، طراحی و تست از مزایای تجاری و مصرف کننده زیادی برخوردار بوده است ، اما همچنین بین کارهای مختلف طراحی و اطلاعات و دانش مورد نیاز برای همگام بودن با تقاضای سریع ، کوچکتر ، ارزان تر اختلافاتی ایجاد کرده است.، و دستگاه های بی سیم متصل تر. معضل در مورد چگونگی تأیید بهتر RFIC های پیشرفته و طراحی برای بازده ، نتیجه مستقیم این تکامل است. نیازهای RFIC با کارایی بالا ، کم مصرف ، کم هزینه و با حجم بالا ، همچنان فشار عظیمی را بر روی اکوسیستم قرار می دهد تا راه حلی برای این معضل فراهم شود.

شبیه سازی در مرکز

شکل 1 منابع مختلف الزامات و اطلاعات مورد نیاز را به عنوان بخشی از فرآیند طراحی و تأیید RFIC نشان می دهد. بیایید به اهمیت هر یک از این موارد و جایی که ما در رابطه با ادغام و استفاده از اطلاعات لازم برای امکان تأیید صحت و طراحی مناسب در سطح طراحی RFIC هستیم ، نگاهی بیندازیم.

شکل 1. نشان داده شده در اینجا اکوسیستم طراحی Rfic شبیه سازی محور است.

طراحی سیستم/محصول

ابزارهای طراحی سطح سیستم و محصول برای الکترونیک ، یا سطح سیستم الکترونیکی (ESL) دسته ابزارهای اتوماسیون طراحی الکترونیکی (EDA) ، از فروشندگان مختلف در دسترس هستند. با این حال ، تعداد کمی از آنها بر روی مدل سازی دقیق کل زیر سیستم RF بی سیم همانطور که در شکل 2 نشان داده شده است متمرکز شده اند. بیشترین توجه یا فقط در خارج از این زیر سیستم کاملاً متمرکز است ، یا فقط بر روی الگوریتمی پایه باند یا سایر توابع DSP که ممکن است در خود رادیو ساکن باشد.

در این الگوی ، از مدل های ساده برای بلوک های جلوی رادیو و RF استفاده می شود. در حالی که ابزارهای خاص تر برای طراحی معماری RF (ماژول رادیویی و جلو) وجود دارد ، بیشتر از آنکه صفحه گسترده یا زبانهای برنامه نویسی عددی نباشد ، به نظر می رسد ابزاری برای انتخاب است. دو ضعف اصلی برای این طرح وجود دارد. در جایی که از ابزارهای کلی استفاده می شود ، جریان اطلاعات بین سیستم و طراحی مدار دستی است و تکرار هایی که در جهت بهبود عملکرد یا نیازهای عملکرد هدفمند هستند ، به طور موقت وقت گیر هستند. از طرف دیگر ، که در آن از ابزارهای خاص RF بیشتر استفاده می شود [1] ، عدم وجود یک رابط استاندارد برای سیگنال ها و مشخصات بین محیط های شبیه سازی سیستم و مدار ، مدل توسعه و تجارت را برای توسعه استانداردهای مبتنی بر استانداردها یا تأیید بی سیم به مالکیت معنوی محدود می کند (IP)همچنین این بدان معناست که اطلاعات عملکرد ضبط شده در سطح مدار شانس کمی برای تأیید کلی سیستم دارد.

یک استاندارد در حال ظهور برای مدل های غیرخطی مبتنی بر شبیه سازی و اندازه گیری [2] یک امید امید برای کمک به طراحی بلوک های ساختمانی جلوی RF را ارائه می دهد ، و به نظر می رسد که هم حرکت و هم پشتیبانی می کند [3] [4]. اگرچه تئوری از گسترش استفاده از این مدل ها برای مدل سازی مسیر عملکردی فرستنده پشتیبانی می کند ، اما هنوز هم اجرای و جنبه های عملیاتی مورد نیاز برای یک راه حل موفق هنوز در حال انجام است. یک چیز مسلم است ، تا زمانی که تأیید RFIC از مسیر دیجیتال پیروی کند و تیم های تأیید را برای نوشتن مدل های رفتاری ایجاد کند ، به نظر می رسد رویکردهای مبتنی بر اندازه گیری و اندازه گیری برای طراح RF قابل استفاده تر است.

شکل 2 . یک زیر سیستم RF بی سیم ساده.

بسته بندی/توسعه ماژول

تا حدودی اخیراً ، طراحان RFIC همیشه راه هایی را برای تعامل تراشه/بسته/ماژول/هیئت مدیره مربوطه می یابند که می توانند محصول خود را (مونتاژ شده از قطعات فردی به خوبی طراحی شده) غیر قابل استفاده کنند. آنچه تغییر کرده است تقاضای بازار برای فاکتور بسیار کاربردی ، فرم کوچک ، دستگاه های مصرف کننده بی سیم متصل است. نه تنها تقاضا زیاد است ، بلکه از آنجا که مصرف کنندگان مایل به پرداخت حق بیمه برای این دستگاه های "هوشمند" و متصل هستند ، تولید کنندگان اکنون برای تولید آنها انگیزه بیشتری دارند [5]. الگوی مهندسی قدیمی جدایی متغیرها ، و تقسیم و فتح فقط آن را قطع نمی کند.

به یاد داشته باشید مناطق "نگه دارید" در مناطق مهم IC بالقوه برای بسته بندی/اتصال تخته؟تکامل فناوری تراشه تلنگر ، انباشتگی و بسته بندی در سطح ویفر ، همراه با الزامات منطقه فاکتور کوچک [6] تجزیه و تحلیل عمیق تری از نحوه اسکان این فناوری ها را هدایت کرده است. عدم وجود یک راه حل EDA با ظرفیت بالا و با ظرفیت بالا که از مرزهای تراشه/بسته/ماژول/تخته عبور می کند ، مشکل ساز است. من به طور غیرقانونی شنیده ام که در سطح زیر سیستم RF ، ده ها تکرار مدار محور برای ساخت نمونه های اولیه لازم است ، چه رسد به یک محصول کار. در حالی که چند تلاش اولیه خوب برای پرداختن به بخش های مختلف مشکل انجام شده است [7] ، یک مسئله بزرگ هنوز باقی مانده است: یک پایگاه داده طراحی یکپارچه بین RF SOC و محیط های طراحی بسته/ماژول/تخته.

با پیشروی صنعت با پذیرش دسترسی آزاد [8] (OA) به عنوان یک پایگاه داده استاندارد طراحی الکترونیکی ، ممکن است این مسئله خاص حل شود. این نشان دهنده حرکت رو به جلو در جبهه های IC سفارشی ، مایکروویو و MMIC است [9]. با این حال ، تا زمانی که بسته بندی اصلی/فروشندگان هیئت مدیره محصولات مبتنی بر OA را ارائه دهند ، و تلاش های فعلی قابلیت همکاری را ارائه دهند [10] [11] گسترش ساختار داده های لازم آنها را شامل می شود و خانه های بسته بندی کیت های طراحی فرآیند IC مانند (PDK) را ارائه می دهند ، جامعه طراحیبرای تجزیه و تحلیل اثرات سیمهای باند ، برآمدگی ها ، ویاهای از طریق وافر ، اجزای خارج از تراشه و میزان فرکانس بالا/نرخ داده ، بهترین راه را برای ایجاد مدل های RF محور خود ادامه دهید. هزینه تکرارهای متعدد همچنان به طاعون صنعت ادامه می دهد.

ساخت IC

احتمالاً مهمترین ورودی برای طراحی و تأیید RFIC ، کیت های طراحی فرآیند (PDKs) است که توسط فاب های ضبط شده و ریخته گری های تجاری تحویل داده می شود. اینها همچنان بستری هستند که تمام طراحی و تأیید RFIC بر آن قرار دارد. بسیاری از افراد ، اگر نه بیشتر ، شرکتهای طراحی تراشه RFIC FABLESS FABLESS این کیت ها را تقویت می کنند تا نمایشی دقیق تر و طراحی خاص از داده های تولیدی از تجربه و داده های اندازه گیری خود ایجاد کنند. در حالی که در پشتیبانی از مدلهای RF محور پیشرفت زیادی داشته است [12] [13] ، فناوری فرآیند خاص RF و برنامه های ریخته گری RF گرا- برنامه EDA [14] [15] ، وقتی صحبت از تأیید RF و عملکرد می شود، پشتیبانی از مدل های ادویه آماری برای متقاعد کردن طراحان RFIC برای پذیرش آنها کافی نبوده است.

دلایل مختلفی برای این پاسخ از طراحان RFIC وجود دارد ، از جمله: تراز مدل/فرآیند ، هزینه صدور مجوز برای پشتیبانی از تأیید جامع ، محدودیت های زمانی در برنامه های محصول و ارزش اطلاعات حاصل از آن. بیایید نگاهی دقیق تر به تراز مدل/فرآیند بیندازیم.

پس از زمان توسعه ، هزینه و سیلیکون قبل از تولید با مشتریان کلیدی ، یک فناوری فرآیند داده شده فقط در صورت رعایت فرآیند و تغییرات پارامتری الکتریکی از معیارهای انتشار آماده می شود تا تولید را آزاد کند. این معمولاً برخی از میانگین ارزش و تعداد انحراف استاندارد توزیع برای هر یک از پارامترهای آهنگ های ریخته گری است. این توزیع ها ضمانت ریخته گری هستند که این فرآیند تحت کنترل است و همچنین برای تعیین اینکه آیا ویفرها را دوباره در مراحل خاص (به عنوان مثال ، پولیش مکانیکی شیمیایی یا عکس) یا رد ویفر در پروب الکتریکی نهایی استفاده می کنند ، استفاده می شود. توجه به این نکته حائز اهمیت است که در بیشتر موارد ، مدل های ادویه آماری معمولاً با این نسخه مطابقت دارند.

ساده ترین شاخص های فرآیند مورد استفاده برای توصیف تراز مشخصات هدف در مقابل هدف ، CP و CPK هستند [16] [17]. به عبارت ساده ، CP مقدار تنوع مشخصات اندازه گیری شده و ارتباط آن با گسترش هدف بین محدوده مشخصات بالا و پایین است (شکل 3). CPK اندازه گیری از چگونگی محور بودن داده های اندازه گیری شده نسبت به مشخصات است.

شکل 3. یک تصویر گرافیکی از شاخص توانایی فرآیند CP.

هرچه انحراف استاندارد تر اندازه گیری شده بین محدوده مشخصات باشد ، کنترل فرآیند را محکم تر می کند. بنابراین ، به نفع آنهاست که تغییرپذیری در روند را کاهش دهد. انجام این کار هم حاشیه عملکرد ویفر را ایجاد می کند و هم فرصتی برای تنظیم میانگین مقادیر این پارامترها در محدوده مشخصات تضمین شده برای پرداختن به حساسیت عملکرد وابسته به محصول. به طور کلی ، ریخته گری مدلهای آماری را به روز نمی کند تا این موضوع را منعکس کند. در نتیجه ، دقیقاً مانند مدل های SKEW یا CORNER ، RFIC های واقعی ممکن است هرگز فرایندی را که این مدل ها نشان می دهند ، نبینند.

تاکتیک های مختلفی برای مقابله با این موضوع وجود دارد ، اما مدیران طراحی به دلیل تراز مدل و هزینه از نظر زمان/مجوز ، به طور کلی بازده بسیار کمی در این سطح از تأیید می بینند. حتی اگر الگوی مجدداً ادویه آماری وجود داشته باشد و مسائل مربوط به هزینه ها برطرف شود ، یک سؤال همچنان باقی خواهد ماند ، "شما با اطلاعاتی که به دست می آورید چه می کنید؟"به عنوان مثال ، برای مشخصات اصلی محصولات RFIC ، ممکن است بدانید که عملکرد ضعیفی دارید ، اما علت اصلی آن را به شما نمی گوید.

بسیاری از ورودی های مهم در طراحی RFIC و جریان تأیید وجود دارد که مربوط به آزمون هستند. یکی از جنبه مدل سازی است و ما قبلاً در بخش قبلی به مدل سازی سطح ترانزیستور آماری لمس کرده ایم. اکنون بیایید روی دو حوزه دیگر تمرکز کنیم: مدل سازی رفتاری و آزمایش سطح عملکردی.

همانطور که قبلاً نیز گفته شد ، مدل های اعوجاج غیرخطی [2] حتی در سطح سیستم حرکت می کنند [3]. اندازه گیری می تواند نقش مهمی در شرایطی داشته باشد که یک مدل جمع و جور وجود ندارد یا به طور دقیق جلوه های غیرخطی واقعی را برای یک مؤلفه RF ضبط نمی کند. در نتیجه ، راه حل های آزمایش برای پرداختن به این توانایی به بازار عرضه شده است [4]. در حالی که شبیه سازی سطح ترانزیستور در مرزهای فناوری امکان پذیر است (به عنوان مثال فرستنده فرستنده و RF) ، یک رویکرد سطح ترانزیستور با نتایج نادرست بسیار مفید نیست. توانایی استفاده از مدلهای اعوجاج غیرخطی مبتنی بر اندازه گیری در هر دو شبیه سازی سیستم یا سطح مدار می تواند در این شرایط بسیار مفید باشد.

مرحله مهم اصلی چرخه توسعه محصول ، آزمایش محصول است ، به ویژه در اولین سیلیکون برای طراحی پیچیده RFIC. این معمولاً اولین فرصتی است که شما باید اثر تمام تأییدیه هایی را که برای آن وقت نداشتید ، مشاهده کنید ، مشکلات شبیه سازی مجدد استخراج پس از طرح بندی که هرگز برطرف نشده اند ، یا تراشه یا بسته بندی و اثرات صفحهاین امر به دلیل عدم وجود جریان جامع EDA قابل تجزیه و تحلیل نیست. این مکانی است که همه چیز با هم جمع می شود و معمولاً در جایی که اشکال زدایی شروع می شود. به طور معمول ، بین نیمکت های آزمایشی که برای طراحی و آزمایش محصول استفاده می شود ، تراز کمی وجود دارد. با توجه به ماهیت بسیار یکپارچه RFIC های پیچیده ، آزمایش سطح بلوک به ندرت مفید است. در عوض ، عملکرد مسیر عملکردی RF در سطح سیستم و برنامه نویسی همان چیزی است که بر روی سیلیکون واقعی آزمایش می شود. یک راه حل انجام شبیه سازی مسیر عملکردی با همان نیمکت های تست سطح سیستم است که برای آزمایش سخت افزار استفاده می شود. در حالی که این ظرفیت هر دو شبیه ساز RF و منابع محاسباتی موجود را تحت فشار قرار می دهد ، راه حل های خود سازگار وجود دارد [18].

طراحی و تأیید RFIC

پس از بررسی ورودی ها ، قابلیت ها و محدودیت های مختلف از بقیه اکوسیستم طراحی RFIC ، اکنون می توانیم روی آنچه محیط های شبیه سازی RF برای پشتیبانی از طراحی و تأیید RFIC های پیچیده نیاز دارند ، تمرکز کنیم. برای شبیه سازی مسیر عملکردی سطح ترانزیستور برای تراز کردن با آزمون سیستم ، باید از همان منابع مدوله شده پیچیده برای استانداردهای مختلف مورد علاقه پشتیبانی کند. در حالی که تجزیه و تحلیل چند تنی سالها رویکرد استاندارد بوده است ، اکنون تکامل و پیچیدگی استانداردهای بی سیم در حال حاضر در حال استفاده از سیگنال های مدوله شده پیچیده در دنیای واقعی است ، به خصوص برای دیدن تأثیر مدولاسیون متقابل و تداخل بین انتشار دهنده های مختلف بی سیم.

به عنوان مثال ، 4G LTE ، به سازگاری عقب مانده با W-CDMA نیاز دارد زیرا بیشتر تخصیص باند فرکانس مشابه را به اشتراک می گذارد. رویکرد معمولی برای رسیدگی به این نوع سیگنال های ورودی نوعی شبیه سازی گذرا پاکت است. در حالی که این رویکردها می توانند سیگنالینگ پیچیده و رفتار RF غیرخطی مدار را کنترل کنند [19] ، زمان شبیه سازی هنوز هم می تواند برای تجزیه و تحلیل پیچیده تر منعکس شود.

روشهای پیشرفته "پاکت سریع" [20] برای به دست آوردن سرعت بسیاری از سفارشات ، با از دست دادن دقت کمی تهیه شده است. این مدل ها یک بار در زمان اجرا برای یک پیکربندی مدار خاص ایجاد می شوند. این به طراح اجازه می دهد تا پاکت را با توجه به اندازه مدار شبیه سازی شده در مقابل سرعت شبیه سازی فشار دهد و حداکثر استفاده مجدد را برای تجزیه و تحلیل اضافی از جمله عملکرد امکان پذیر می کند. شکل 4 و جدول 1 نتایج شبیه سازی گذرا "پاکت سریع" را برای مبدل IS95 UP از مقاله قبلی ارجاع شده ارائه می دهد. این پیشرفت ها از سیگنالینگ در دنیای واقعی برای تأیید و تجزیه و تحلیل عملکرد برای مدارها و سیستم های پیچیده RF استفاده می کند.

شکل 4. طیف خروجی فرستنده IS95 برای تکنیک های مختلف پاکت سریع.

میز 1 . نتایج شبیه سازی پاکت سریع برای فرستنده IS95.

در حالی که ما در موضوع تجزیه و تحلیل عملکرد هستیم ، بیایید سعی کنیم از نحوه برخورد با مدلهای آماری و بررسی یک روش جامع تر برای تجزیه و تحلیل آماری مسیر بلوک و عملکردی استفاده کنیم. تکنیک های اصلی موجود در شبیه سازهای RF که فناوری های پیشرفته (BI) CMOS را هدف قرار می دهند ، شبیه سازی اثرات فرآیند متفاوت ، ولتاژ ، دما (PVT) و عدم تطابق را پوشش می دهند. چنین تجزیه و تحلیل PVT دو شکل دارد ، یا گوشه ای بدتر یا تجزیه و تحلیل نمونه برداری آماری کامل نیز به عنوان فرایند مونت کارلو یا تجزیه و تحلیل عدم تطابق شناخته می شود. به خاطر داشته باشید که مدل های فرآیند مدل های تغییر جهانی هستند که معمولاً تغییرات زیادی در فرآیند را نشان می دهند ، در حالی که مدل های عدم تطابق نشان دهنده تغییرات محلی هستند.

از لحاظ فنی از نظر فنی برای تراز کردن گوشه های بدتر با محدودیت مشخصات مدلهای آماری امکان پذیر است و با استفاده از سیگما یا طراحی نمونه گیری مبتنی بر آزمایش ، خط بین این تکنیک ها تار شده است. آنچه تغییر نکرده است این واقعیت است که مهم نیست که کدام تکنیک را انتخاب می کنید ، و هیچ گونه بینش آماری در منابع تنوع یا چگونگی تعامل مدارهای مختلف با توجه به تأثیر آنها بر عملکرد ارائه نمی دهد. در حالی که برخی دیگر مسائل را تشخیص می دهند [21] ، آنها یک رویکرد بسیار داده ، شبیه سازی و مدل سازی را برای مشکل می گیرند. در حالی که آنها مطمئناً شایستگی تحقیقات بیشتر دارند ، آنها یک راه حل روزمره عملی برای طراحان RF ارائه نمی دهند. درعوض ، آنچه لازم است یک تحلیل متغیر مبتنی بر آماری سریع و دقیق است که همچنین می تواند این بینش را ارائه دهد که فرایند سنتی مونت کارلو ، عدم تطابق و تجزیه و تحلیل گوشه نمی تواند. برای اطمینان از تراز با مونت کارلو معمولی ، باید از همان مدل های ادویه آماری نیز استفاده کند. این باعث می شود شکاف بین طراحی سنتی مدار و سطح بلوک و تجزیه و تحلیل عملکرد تمام عیار باشد.

نمونه ای از بینشی که چنین تجزیه و تحلیل [22] می تواند در شکل 5 و 6 نشان داده شده است. در اینجا ، ولتاژ خروجی مبتنی بر تعادل هارمونیک یک طرح مبدل گیرنده پایین ، از جمله تقویت کننده کم نویز (LNA) ، میکسر و تعصبمدار با استفاده از یک کمک کننده عملکرد سریع و تکنیک تجزیه و تحلیل عدم تطابق مورد تجزیه و تحلیل قرار گرفت. متریک مهم در اینجا میزان تنوع حاصل از یک بلوک در خروجی و همبستگی بین این دو نیست ، بلکه محصول انحراف استاندارد و همبستگی است. در واقع ، این تأثیراتی است که بلوک های مختلف بر تغییر کلی تولید برای اندازه گیری علاقه دارند. هرچه نوار طولانی تر باشد ، تأثیر بیشتر می شود.

یک مورد مهم که باید به آن توجه داشت این است که بلوک های مختلف می توانند تغییرات را در جهات مختلف هدایت کنند. به عنوان مثال ، در شکل 5 می بینید که همبستگی منفی بلوک میکسر در نتایج نشان داده می شود. این یک بینش مهم برای درک هنگام برداشتن مرحله بعدی و تلاش برای کاهش تغییرات مؤثر در خروجی (در صورت لزوم) است.

شکل 5تأثیر سطح بلوک تغییرات فرآیند با تجزیه و تحلیل کمک کننده عملکرد سریع.

علاوه بر بینش در سطح بلوک ، این تکنیک همچنین می تواند همان نوع بینش را به سطح دستگاه ارائه دهد همانطور که در شکل 6 نشان داده شده است. از آنجا که پیوند پارامتر مدل دستگاه به فرآیند نیز در دسترس است ، آینده ممکن است یک راه حل به ارمغان بیاوردبرای تولید گوشه وابسته به مدار.

شکل 6. تأثیر سطح دستگاه میکسر تغییر فرآیند با تجزیه و تحلیل کمک کننده عملکرد سریع.

این تکنیک ابزاری مهم در درک منابع تنوع حاصل از مدل های ادویه ای آماری استاندارد برای اثرات تنوع جهانی است. با این حال ، این تجزیه و تحلیل فرآیند Coer یا Monte-Carlo را به طور کامل جایگزین نمی کند زیرا آنها اثرات متغیر جهانی را نشان می دهند. برای تجزیه و تحلیل عدم تطابق ، جایی که ما فقط با تغییرات محلی سر و کار داریم ، این تکنیک می تواند یک جایگزین مستقیم باشد و سفارشات بهبود بزرگی را در سرعت ارائه می دهد. از آنجا که بیشتر طراحان عدم تطابق و تجزیه و تحلیل گوشه را با هم انجام می دهند ، این می تواند زمان تجزیه و تحلیل کلی را به طرز چشمگیری کاهش دهد. و از آنجا که این تنوع سریع آماری و تکنیک عدم تطابق در سطح مسیر ، بلوک و کاربردی کاربرد دارد ، به طراحان سیگنال RF و مختلط ابزاری مفید می دهد که می تواند در هر مرحله از طراحی استفاده شود.

خلاصه

در این مقاله منابع و ورودی های مختلف مورد نیاز برای تأیید RFIC و طراحی برای بازده شرح داده شده است. همچنین وضعیت فعلی قسمتهای مختلف اکوسیستم طراحی RFIC و همچنین نقاط قوت و ضعف آنها را شرح داده است. سرانجام ، مروری بر تعدادی از تجزیه و تحلیل های کلیدی مورد نیاز در سطح طراحی RFIC برای غلبه بر چالش های تأیید RFIC های بسیار یکپارچه ، با کارایی بالا ، کم مصرف ، کم هزینه و با حجم بالا مورد بحث قرار گرفت. این یک موضوع بسیار پیچیده است و در حالی که فقط سطح آن را خراشیده است ، من معتقدم که این مقاله مروری خوبی در مورد مکان ما ارائه می دهد ، انتخاب های طراح RF در مورد تأیید و روش عملکرد و همچنین مناطقی که نیاز به پیشرفت دارند ، ارائه می دهد.

منابع

[2] D. E. Root ، "Parameters X: اجرای تجاری جدیدترین فناوری برنامه های اصلی را فعال می کند ،" ، مجله مایکروویو ، 10 سپتامبر 2009

http://www. mwjoual. com/resource/expertadvice. asp؟page=0& hh_id=res_200.